石墨烯成为主流

自2004年石墨烯(一种柔性的二维石墨)被发现以来，世界各地的研究人员一直致力于开发这种高性能材料的商业可扩展应用。

石墨烯的强度是钢的100到300倍，其最大电流密度比铜大几个数量级，是地球上最强、最薄、也是迄今为止最可靠的导电材料。因此，它是一种极有希望用于互连的材料，互连是连接计算机和其他现代电子设备上的微芯片上的数十亿晶体管的基本组件。

过去20多年来，互连线一直是由铜制成的，但这种金属遇到了基本的物理限制，因为它所包含的电子元件会收缩到纳米级。“当你缩小铜线的尺寸时，它们的电阻率会飙升，”电气和计算机工程系教授考斯塔夫·班纳吉(Kaustav Banerjee)说。“电阻率是一种材料性质，它不应该改变，但在纳米尺度上，所有性质都会改变。”

随着电阻率的增加，铜线产生更多的热量，降低了它们的载流能力。这个问题对价值5000亿美元的半导体行业构成了根本威胁。石墨烯有潜力解决这个问题和其他问题。然而，一个主要的障碍是设计石墨烯微组件，这些组件可以在商业铸造厂的芯片上大规模生产。

Banerjee说:“无论石墨烯的成分是什么，不管是电感、互连线、天线还是其他任何你想对石墨烯做的事情，只有当你能找到一种方法将石墨烯直接合成到硅片上，工业才会向前发展。”他解释说，所有与晶体管相关的制造工艺都被称为“前端”。“要在后端合成某种东西——也就是说，在晶体管制造完成之后——你将面临一个不能超过500摄氏度左右的紧张热预算。”如果晶圆在制造互连线的后端过程中温度过高，芯片上已有的其他元件可能会损坏，或者一些杂质开始扩散，从而改变晶体管的特性。

现在，经过长达十年的石墨烯互连的探索，Banerjee的实验室已经开发出一种实现高导电性、纳米级掺杂多层石墨烯(DMG)互连的方法，这种互连可以与大规模集成电路制造相兼容。在2018年IEEE国际电子设备会议(IEDM)上，一篇描述这一新过程的论文被评为顶级论文之一，其中230多篇论文被接受作口头陈述。这也是《自然电子》(Nature Electronics)杂志第一期年度“IEDM精选”栏目中仅有的两篇论文之一。

Banerjee在2008年IEDM会议上首次提出了使用掺杂多层石墨烯的想法，并一直致力于此。2017年2月，他领导了多层石墨烯高温化学气相沉积(CVD)的实验实现，随后将其转移到硅芯片上，然后对多层石墨烯进行图形化，然后掺杂。对宽达20纳米的DMG互连线电导率的电特性验证了2008年提出的想法的有效性。然而，由于CVD工艺的温度远远超过后端工艺的热预算，该工艺并不“cmos兼容”(集成电路制造的标准工业规模工艺)。

为了克服这个瓶颈，Banerjee的团队开发了一种独特的压力辅助固相扩散方法，可以在后端CMOS工艺中使用的典型介质基板上直接合成大面积高质量的多层石墨烯。固相扩散是冶金学领域的一项著名技术，常用于制备合金。固相扩散是将压力和温度施加于两种紧密接触的材料上，使它们彼此扩散。

班纳吉的团队以一种新颖的方式运用了这项技术。他们首先以石墨粉末的形式将固相碳沉积到一层厚度最佳的镍金属上。然后他们对石墨粉加热(300摄氏度)并施加标称压力，以帮助分解石墨。镍中碳的高扩散率使它能迅速穿过金属薄膜。

镍中有多少碳流取决于它的厚度和所含颗粒的数量。“晶粒”指的是沉积的镍不是单晶金属，而是多晶金属，这意味着它有两个单晶区域在没有完全对齐的情况下相遇的区域。这些区域被称为晶界，外部粒子——这里是碳原子——很容易通过它们扩散。然后，碳原子在离介质基板更近的镍的另一表面重新结合，形成多个石墨烯层。

Banerjee的团队能够控制生产最佳厚度石墨烯的工艺条件。“对于互连应用，我们知道需要多少层石墨烯，”班纳吉实验室的博士生、2018年IEDM论文的第一作者蒋俊凯(Junkai Jiang)说。“因此，我们优化了镍的厚度和其他工艺参数，以获得我们想要的介电表面石墨烯层的精确数量。“随后，我们简单地通过蚀刻除去镍，剩下的只有非常高质量的石墨烯——几乎与CVD在非常高的温度下生长的石墨烯的质量相同，”他继续说道。“因为我们的工艺涉及相对较低的温度，不会对芯片上的其他元件构成威胁，包括晶体管，所以我们可以直接在它们上面制造互连线。”

UCSB已经为这一过程申请了一项临时专利，克服了迄今为止阻碍石墨烯取代铜的障碍。底线:石墨烯互连有助于创造更快、更小、更轻、更灵活、更可靠和更划算的集成电路。Banerjee目前正在与业界合作伙伴进行谈判，希望获得与cmos兼容的石墨烯合成技术的许可，这可能为2D材料进入主流半导体行业铺平道路。

多年来，对这项研究的支持来自不同的来源，包括国家科学基金会、国家标准与技术研究所、半导体研究公司，以及目前美国陆军研究办公室和加州大学的研究计划。